1.一种高速磁悬浮织针阵列控制系统，其特征在于：

所述控制系统包括控制模块、电路驱动模块、电流采样模块和磁悬浮织针阵列模块，所述控制模块包括ARM处理器和FPGA，所述ARM处理器与DDR3存储器连接，ARM处理器通过AXI总线与FPGA连接，FPGA包括数据缓存模块，所述电路驱动模块包括多个驱动模块和多个全桥驱动电路，驱动模块与FPGA连接，驱动模块通过全桥驱动电路与磁悬浮织针阵列模块连接，所述电流采样模块包括A/D转换模块，A/D转换模块分别与全桥驱动电路、FPGA连接；

所述ARM处理器，用于将花型数据编译成驱动数据以及对磁悬浮织针阵列模块进行电流补偿；

所述数据缓存模块，用于缓存ARM处理器发送的驱动数据以及电流采样模块采集的电流数据；

所述FPGA，用于对驱动数据进行校验以及将驱动数据转换成PWM驱动信号；

所述驱动模块，用于将PWM驱动信号转换成PWM波信号；

所述全桥驱动电路，用于根据PWM波信号产生电流模拟信号；

所述磁悬浮织针阵列模块，用于通过电流模拟信号产生的驱动力驱动织针阵列依次动作；

所述电流采样模块，用于通过A/D转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据。

2.根据权利要求1所述的一种高速磁悬浮织针阵列控制系统，其特征在于：所述数据缓存模块采用FIFO循环队列进行数据的环形缓存。

3.根据权利要求1所述的一种高速磁悬浮织针阵列控制系统，其特征在于：所述全桥驱动电路包括驱动电路和功率放大电路。

4.根据权利要求1所述的一种高速磁悬浮织针阵列控制系统，其特征在于：所述A/D转换模块由电容式A/D模数转换芯片和接口电路组成。

5.一种权利要求1所述的高速磁悬浮织针阵列控制系统的控制方法，其特征在于：所述控制方法包括以下步骤：S1、ARM处理器将花型数据编译成驱动数据，并将驱动数据存入DDR3存储器中，存储完成后向FPGA发送存储完成的信号；

S2、FPGA提取DDR3存储器中的驱动数据存入数据缓存模块中，并对提取的驱动数据进行校验；

若校验正确，则将校验正确的驱动数据从数据缓存模块中取出放入指定寄存器中，并向ARM处理器发送提取成功的指令；

若校验错误，则向ARM处理器发送重新编译的指令；

S3、FPGA将指定寄存器中的驱动数据依次转换成PWM驱动信号并输送至驱动模块；

S4、驱动模块将PWM驱动信号转换成PWM波信号，并将PWM波信号输送至全桥驱动电路，全桥驱动电路根据PWM波信号产生电流模拟信号；

S5、磁悬浮织针阵列模块通过电流模拟信号产生的驱动力驱动织针阵列动作，磁悬浮织针阵列接收到全桥驱动电路产生的电流模拟信号后，各个电磁线圈导通得电工作，产生相应的驱动力驱动织针阵列依次动作完成编织动作；

S6、A/D转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据，并将电流数据存入数据缓存模块中；ARM处理器将电流数据与参考值进行比较，若电流数据与参考值存在误差，则ARM处理器根据参考值对磁悬浮织针阵列模块进行电流补偿；若电流数据与参考值相同，则保持电流不变。

6.根据权利要求5所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：步骤S1中，所述驱动数据包括帧头、动作标识符、织针状态、电磁铁状态、编织动作、CRC校验和帧尾；

所述帧头占1个字节，用于判断是否进行数据接收；

所述动作标识符占2个字节，用于表示织针驱动数据与电机运动数据；

所述织针状态占2N个字节，用于表示N根织针的位置信息、针号信息、动作信息；

所述电磁铁状态占N个字节，用于表示机头上N个电磁铁通入电流的大小和方向；

所述编织动作占2个字节，用于表示第N号织针进行浮线动作或者集圈动作或者成圈动作；

所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；

所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。

7.根据权利要求6所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：所述编织动作中，采用OxN01表示第N号织针进行浮线动作，OxN02表示第N号织针进行集圈动作，OxN03表示第N号织针进行成圈动作。

8.根据权利要求5所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：步骤S2具体包括以下步骤：

S21、FPGA通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头进行比较；

若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到数据缓存模块，待接收到驱动数据帧尾，则表示一次数据帧传输结束；

若第一个字节数据不为驱动数据帧头，则不进行数据的接收；

S22、FPGA对接收到的数据值进行解析，通过CRC校验判断数据发送帧的完整性和正确性；

若校验正确，则将数据从数据缓存模块取出放入指定寄存器中，并向ARM处理器发送响应数据帧；

若校验不正确，则向ARM处理器发送响应数据帧，并清空数据缓存模块中的数据；

S23、ARM处理器接收FPGA发送的响应数据帧；若响应标识符为正确，则进行新数据帧的传输；若响应标识符为错误，则重新发送上一次传输的数据帧。

9.根据权利要求8所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：步骤S22中，所述响应数据帧由帧头、响应标识符、CRC校验和帧尾组成；

所述帧头占1个字节，用于判断是否进行数据接收；

所述响应标识符占1个字节，用于表示数据接收状态；

所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；

所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。

10.根据权利要求9所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：所述响应标识符中，采用0x00表示数据接收失败，0x01表示数据接收成功。