1.一种基于Elman神经网络学习算法的忆阻器自学习电路，其特征在于，它包括负信号输入通道和正信号输入通道，且每个信号输入通道中包括输入层、承接层和输出层；所述忆阻器自学习电路能够判断外部输入信号的正负极性，进而将正负极性不同的外部输入信号引入不同的输入通道，同时能根据输入层的输入加权和与承接层的基准电压的差值来决定是否需要进行自学习；当在初始时刻时，输入层的输入加权和与承接层的基准电压之间差值△V较大，所得的△V使输出层传输自学习信号至输入层，它将对输入层中忆阻器的阻值进行调节；而随着忆阻器的阻值减小或增大，输入加权和与基准电压之间的差值△V也会逐渐减小，当△V减小至不足以使输出层传输自学习信号至输入层时，忆阻器的阻值会停止变化，自学习进程也会结束。

2.根据权利要求1所述的一种基于Elman神经网络学习算法的忆阻器自学习电路，其特征在于，所述负信号输入通道的输入层由NMOS管Q1‑Qm+1和忆阻器M11‑M1m+1组成，外部输入V1‑Vm+1分别与NMOS管Q1‑Qm+1的源极连接，Q1‑Qm+1的漏极与忆阻器M11‑M1m+1的正极连接，此外，NMOS管Q1‑Qm+1漏极和忆阻器M11‑M1m+1正极之间的连接线与输出层分别相交于第十五节点(15)至第十八节点(18)，来自输出层的自学习信号也会通过第十五节点(15)至第十八节点(18)与M11‑M1m+1的正极连接，m+1个外部输入和自学习信号通过M11‑M1m+1后与来自承接层反馈网路的反馈电流信号交汇于第一节点(1)。

3.根据权利要求1所述的一种基于Elman神经网络学习算法的忆阻器自学习电路，其特征在于，所述负信号输入通道的承接层由时序控制信号Vct1、电阻Na1‑Na8、运算放大器A1‑A3和MOS管D3‑D8构成；其中，电阻Na2与运算放大器A1构成电压转换器；电阻Na3和Na4与运算放大器A2构成反相器；运算放大器A3、小于零的基准电压Vp1与电阻Na5‑Na8构成电压求差器；电阻Na1、MOS管D3‑D8与时序控制信号Vct1构成反馈网络；第一节点(1)接入运算放大器A1的反向输入端，电阻Na2位于第一节点(1)、第二节点(2)之间并与A1的输出端相连于第二节点(2)；电阻Na3位于第二节点(2)、第三节点(3)之间并通过第三节点(3)与A2的反相输入端连接，电阻Na4位于第三节点(3)、第四节点(4)之间，Na4与A2的输出端相连于第四节点(4)；电阻Na5位于第四节点(4)、第五节点(5)之间，电阻Na6位于第五节点(5)和地之间，电阻Na5和电阻Na6相交于第五节点(5)且与A3的同相输入端相连，电阻Na7、Na8与基准电压Vp1形成的整体通过第六节点(6)接入A3的反相输入端，电阻Na7位于第六节点(6)、第七节点(7)之间且与A3的输出端相连于第七节点(7)；A3的输出以并联的形式作用于LF398a的输入端也作用于反馈网络中D3、D6的栅极；在反馈网络中，D3、D4连接形成传输正反馈信号的传输门，D5、D6连接形成传输负反馈信号的传输门，D3的漏极与D4的漏极相交于第十节点(10)，D3的源极与D4的源极相交于第八节点(8)，且正反馈信号Vf+位于第八节点(8)和地之间；D5的漏极与D6的漏极相交于第十节点(10)，D5的源极与D6的源极相交于第九节点(9)，且负反馈信号Vf‑位于第九节点(9)和地之间；D7的漏极与正反馈信号传输门的输出相交于第十节点(10)，D8的漏极与负反馈信号传输门的输出相交于第十节点(10)，D7的源极与D8的源极相连且接地，D4与D5的栅极均接地，电阻Na1位于第一节点(1)和第十节点(10)之间，D7与D8的栅极电压由时序控制信号Vct1提供。

4.根据权利要求1所述的一种基于Elman神经网络学习算法的忆阻器自学习电路，其特征在于，所述负信号输入通道的输出层由运算放大器A4、电阻Na9‑Na11、固定电容Ca1、Ca2、MOS管D9‑Dn+1和取样保持器LF398a、LF398b以及一个辅助时序信号构成；其中，DC电源VL1、D9和Na9构成自学习信号发生器；运算放大器A4与电阻Na10和Na11构成反相器；MOS管D10‑Dn+1以并联的形式构成自学习信号并行传输通道；LF398a的输出与辅助时序信号求和后作用于D9的栅极，Na9通过第十一节点(11)与D9的漏极相连，Na9位于D9的漏极和地之间，自学习信号DC电源VL1位于D9的源极和地之间，Na10通过第十二节点(12)接于A4的反相输入端且位于第十一节点(11)、第十二节点(12)之间，Na11通过第十三节点(13)与A4的输出端相连且位于第十二节点(12)、第十三节点(13)之间，A4的输出端通过第十三节点(13)与LF398b的输入端相连，LF398b的输出端与自学习信号并行传输通道D10‑Dn+1的漏极相交于第十四节点(14)，D10‑Dn+1的源极分别与Q1‑Qm+1的漏极相交于第十五节点(15)至第十八节点(18)，时序控制信号Vct2与D10‑Dn+1的栅极相连。

5.根据权利要求1所述的一种基于Elman神经网络学习算法的忆阻器自学习电路，其特征在于，所述正信号输入通道的输入层由PMOS管P1‑Pm+1和忆阻器M21‑M2m+1组成，外部输入V1‑Vm+1分别与PMOS管P1‑Pm+1的源极连接，P1‑Pm+1的漏极与忆阻器M21‑M2m+1的正极连接，此外，PMOS管P1‑Pm+1漏极和忆阻器M21‑M2m+1正极之间的连接线与输出层分别相交于第三十四节点(34)至第三十七节点(37)，来自输出层的自学习信号也会通过第三十四节点(34)至第三十七节点(37)与M21‑M2m+1的正极连接；m+1个外部输入或自学习信号通过M21‑M2m+1的负极与来自承接层反馈网络的反馈电流信号交汇于第十九节点(19)。

6.根据权利要求1所述的一种基于Elman神经网络学习算法的忆阻器自学习电路，其特征在于，所述正信号输入通道的承接层由时序控制信号Vct4、电阻Nb1‑Nb8、运算放大器A5‑A7和MOS管H3‑H8构成；其中，电阻Nb2与运算放大器A5构成电压转换器；电阻Nb3和Nb4与运算放大器A6构成反相器；运算放大器A5、大于零的基准电压Vp2与电阻Nb5‑Nb8构成电压求差器；电阻Nb1、MOS管H3‑H8与时序控制信号Vct4构成反馈网络；第十九节点(19)接入A5的反相输入端，电阻Nb2位于第十九节点(19)、第二十节点(20)之间并与A5的输出端相连于第二十节点(20)；

电阻Nb3位于第二十节点(20)、第二十一节点(21)之间并通过第二十一节点(21)与A6的反相输入端连接，电阻Nb4位于第二十一节点(21)、第二十二节点(22)之间，Nb4与A6的输出端相交于第二十二节点(22)；电阻Nb5位于第二十二节点(22)、第二十三节点(23)之间，电阻Nb6位于第二十三节点(23)和地之间，电阻Nb5和电阻Nb6相交于第二十三节点(23)且均通过第二十三节点(23)与A7的同相输入端相连，电阻Nb8与基准电压Vp2形成的整体位于第二十四节点(24)和地之间且通过第二十四节点(24)接入A7的反相输入端，电阻Nb7位于第二十四节点(24)、第二十五节点(25)之间且与A7的输出端相交于第二十五节点(25)；A7的输出以并联的形式作用于H9的栅极也作用于反馈网络中H3、H6的栅极；在反馈网络中，H3、H4连接形成传输正反馈信号的传输门，H5、H6连接形成传输负反馈信号的传输门，H3的漏极与H4的漏极相交于第二十八节点(28)，H3的源极与H4的源极相交于第二十六节点(26)，且正反馈信号Vf+位于第二十六节点(26)和地之间；H5的漏极与H6的漏极相交于第二十八节点(28)，H5的源极与H6的源极相交于第二十七节点(27)，且负反馈信号Vf‑位于第二十七节点(27)和地之间；H7的漏极与正反馈信号传输门的输出相交于第二十八节点(28)，H8的漏极与负反馈信号传输门的输出相交于第二十八节点(28)；H7的源极与H8的源极相交且接地，H4与H5的栅极均接地，电阻Nb1位于第十九节点(19)和第二十八节点(28)之间，H7与H8的栅极电压由时序控制信号Vct4提供。

7.根据权利要求1所述的一种基于Elman神经网络学习算法的忆阻器自学习电路，其特征在于，所述正信号输入通道的输出层由运算放大器A8、电阻Nb9‑Nb12、固定电容Cb1、MOS管H9‑Hn+1和取样保持器LF398c以及一个辅助时序信号构成；其中，DC电源VL2、H9、H10、Nb9和Nb10构成自学习信号发生器；运算放大器A8与电阻Nb11和Nb12构成反相器；MOS管H10‑Hn+1以并联的形式构成自学习信号并行传输通道；承接层的输出作用于H9的栅极，Nb9通过第二十九节点(29)与H9的漏极相连，Nb9位于H9的漏极和地之间，H9的漏极通过第二十九节点(29)与H10的栅极相连，Nb10通过第三十节点(30)接于H10的漏极且位于第三十节点(30)和地之间，Nb11位于第三十节点(30)和第三十一节点(31)之间，Nb11通过第三十一节点(31)接于A8的反相输入端，Nb12位于第三十一节点(31)和第三十二节点(32)之间且通过第三十二节点(32)与A8的输出端相连，A8的输出端通过第三十二节点(32)与LF398c的输入端相连，LF398c的输出端与自学习信号并行传输通道H10‑Hn+1的漏极相交于第三十三节点(33)，H10‑Hn+1的源极分别与P1‑Pm+1的漏极相交于节点第三十四节点(34)至第三十七节点(37)，时序控制信号Vct3与H10‑Hn+1的栅极相连。