1.一种基于生成对抗神经网络的忆阻器自学习电路，其特征在于，它包括判别网络电路模块和生成网络电路模块，且每个电路模块均包括输入层、误差计算层和自学习信号释放层；

所述判别网络电路的输入层由外部输入VD1‑VDm、开关GD1‑GDm、忆阻器M11‑Mm1和M12‑Mm2、电阻R8‑R13以及运算放大器A1‑A3构成；开关GDn中PMOS管PDn的栅极与NMOS管NDn的栅极相连于周期信号Vc，PDn的漏极与NDn的源极相连于开关GDn的输出端；外部输入VD1‑VDm分别与开关GD1‑GDm中PD1‑PDn的源极连接，开关GD1‑GDm的输出端通过第一节点至第四节点分别与忆阻器M11‑Mm1的负极和忆阻器M12‑Mm2的正极相连；M11‑Mm1的正极与运算放大器A2的反相输入端相连于第五节点，电阻R9分别与A2的反相输入端和输出端相交于第五节点和第八节点；M12‑Mm2的负极与运算放大器A1的反相输入端相连于第六节点，电阻R8分别与A1的反相输入端和输出端相交于第六节点和第七节点；运算放大器A1和A2的同相输入端接地；同时，第八节点通过电阻R12接入运算放大器A3的同相输入端，R12与R13相交于第十节点并与A3的同相输入端连接，R13的另一端接地；第七节点通过电阻R10接入A3的反相输入端，R11分别与A3的反相输入端和输出端相交于第九节点和第十一节点；

所述判别网络电路的误差计算层由采样保持器LF398a，运算放大器A4和电阻R14‑R17构成；其中，输入层的输出信号通过第十一节点接至LF398a的输入端并在其输出端通过第十二节点产生采样信号VD，该采样信号VD通过第十二节点接入A10的同相输入端，A10的反相输入端与其输出端相交于第三十六节点并通过第三十六节点将判别网络电路的输出信号接至生成网络电路的误差计算层；同时，第十二节点通过电阻R15接至运算放大器A4的同向输入端，R15与R16相交于第十四节点并与A4的同向输入端相连，R16的另一端接地；正确样本VT通过电阻R14接至A4的反相输入端即第十三节点，电阻R17分别与A4的反相输入端和输出端相交于第十三节点和第十五节点；在此连接方式下，第十五节点为误差计算层的输出信号；

所述判别网络电路的自学习信号释放层由NMOS管N1～N3，PMOS管P1、P2，电阻R18～R25，运算放大器A5、A6和采样保持器LF398b构成；其中，A4的输出端通过第十五节点与NMOS管N1的漏极相连并分别接入N2与P1的栅极；在分支一中，N2的源极接地，N2的漏极通过第十六节点接入P2的栅极，第十六节点通过电阻R18与DC供电电源相连；DC电源VL1的正极和负极分别与P2的源极与地连接，P2的漏极通过第十八节点与电阻R20连接，电阻R20的另一端接地；此外，运算放大器A5的反相输入端即第二十节点通过电阻R22与P2的漏极连接，电阻R24分别与A5的反相输入端与输出端连接，A5的输出端即第二十一节点接入LF398b的输入端；另一方面，在分支二中，P1的源极接地，P1的漏极通过第十七节点接入N3的栅极，第十七节点通过电阻R19与DC供电电源相连；DC电源VL2的正极和负极分别与N3的源极与地连接，N3的漏极通过第十九节点与电阻R21连接，电阻R21的另一端接地；此外，运算放大器A6的反相输入端即第二十二节点通过电阻R23与N3的漏极连接，电阻R25分别与A6的反相输入端与输出端连接，A6的输出端即第二十三节点接入LF398b的输入端；LF398b对接入的自学习信号采样后在其输出端产生采样信号VDL并将其以并联的形式接入GD1‑GDm中ND1‑NDm的源极；在Vc的后半周期内，ND1‑NDm导通，此时VDL便会接入忆阻器并调节其忆阻阻值；

所述生成网络电路的输入层由外部输入VG1～VGm、时序控制信号Vc、PMOS管PG1～PGm、忆阻器M1‑Mm、电阻R1‑R3和运算放大器A7、A8构成；其中，R1与A7构成求和电路，R2、R3与A8构成反相电路；外部输入VG1‑VGm与PMOS管PG1‑PGm的源极连接，时序控制信号Vc接入PG1‑PGm的栅极；在Vc前半周期内，VG1‑VGm通过PG1‑PGm的漏极接入忆阻器M1‑Mm的正极，并分别相交于第二十四节点至第二十七节点；忆阻器M1‑Mm的负极以并联的形式接入A7的反相输入端，即第二十八节点；电阻R1分别与A7的反相输入端与输出端相交于第二十八节点和第二十九节点，A7的同相输入端接地；电阻R2接入A7的输出端第二十九节点与A8的反相输入端第三十节点之间，电阻R3分别与A8的反相输入端与输出端相交于第三十节点和第三十一节点，A8的同相输入端接地；

所述生成网络电路的误差计算层由LF398c、运算放大器A9、A10和电阻R4‑R7构成；其中A10构成一个电压跟随器，电阻R4‑R7与A9构成求差电路；输入层的输出信号由第三十一节点接至LF398c的输入端，LF398c对信号采样后在第三十二节点得到生成网络电路的输出信号VG，LF398c将信号VG通过电阻R5、R6接至A9的同向输入端；电阻R6的一端与A9的同向输入端相交于第三十四节点，电阻R6的另一端接地；电阻R5位于LF398c的输出端第三十二节点与A9的同向输入端第三十四节点之间；判别网络电路的输出信号VD由A10的输出端第三十六节点通过电阻R4引入至A9的反相输入端第三十三节点，电阻R7分别与A9的反相输入端和输出端相交于第三十三节点和第三十五节点，A9的输出端第三十五节点再接入下一级自学习信号释放层中；

所述生成网络电路的自学习信号释放层由NMOS管N4、N5与NG，PMOS管P3、P4和DC电源VL3、VL4构成；其中分支三为由N4、P3和DC电源VL3组成的传输门，分支四为由N5、P4和DC电源VL4组成的传输门；在分支三对应的传输门中，误差计算层的输出信号由第三十五节点接入至N4的栅极，P3的栅极与地连接，DC电源VL3通过第三十七节点分别接入N4和P3的源极，N4和P3的漏极相交于第三十九节点；在分支四对应的传输门中，误差计算层的输出信号由第三十五节点接入至P4的栅极，N5的栅极与地连接，DC电源VL4通过第三十八节点分别接入N5和P4的源极，N5和P4的漏极相交于第三十九节点；分支三和分支四的输出信号从第三十九节点引出后接入至NG的漏极，NG的栅极与控制信号Vc连接，在NG导通的Vc后半周期内，自学习信号从NG的源极分别接入M1‑Mm的正极并分别与第二十四节点至第二十七节点相交。

2.根据权利要求1所述的一种基于生成对抗神经网络的忆阻器自学习电路，其特征在于，所述判别网络电路在正确样本VT的引导下进行自学习，当其输出信号VD与正确样本VT之间的差值E未达到可接受误差范围时，判别网络电路中自学习信号释放层产生的自学习信号将对其输入层忆阻器的阻值进行调节，直至使差值E达到可接受误差范围内；同时，基于生成对抗神经网络的竞争博弈式学习规则，判别网络电路的输出信号VD将作为生成网络电路的竞争博弈对象进而使生成网络电路的输出电压VG以VD作为学习目标进行自学习，当VG与VD之间的差值EG未达到可接受误差范围时，生成网络电路中自学习信号释放层产生的自学习信号将对其输入层中忆阻器的阻值进行调节，直至使差值EG达到可接受误差范围内；

以上判别网络电路与生成网络电路的两种自学习过程是并行进行的，只有当差值E与EG同时达到其对应的可接受误差范围后，提出的忆阻器自学习电路才会完全结束自学习过程。